AS4C128M16D2A-25BIN

Alliance Memory
913-4C128M16D2A25BIN
AS4C128M16D2A-25BIN

Herst.:

Beschreibung:
DRAM DDR2, 2G, 128M x 16, 1.8V, 400 Mhz, 84ball FBGA, (A-die), Industrial Temp - Tray

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Auf Lager: 564

Lagerbestand:
564 sofort lieferbar
Lieferzeit ab Hersteller:
12 Wochen Geschätzte Produktionszeit des Werks für Mengen, die größer als angezeigt sind.
Minimum: 1   Vielfache: 1
Stückpreis:
CHF -.--
Erw. Preis:
CHF -.--
Vorauss. Zolltarif:

Preis (CHF)

Menge Stückpreis
Erw. Preis
CHF 17.70 CHF 17.70
CHF 16.41 CHF 164.10
CHF 15.89 CHF 397.25
CHF 15.51 CHF 775.50
CHF 14.72 CHF 1 472.00
CHF 14.34 CHF 2 997.06
1 045 Kostenvoranschlag

Produktattribut Attributwert Attribut auswählen
Alliance Memory
Produktkategorie: DRAM
RoHS:  
SDRAM - DDR2
2 Gbit
16 bit
400 MHz
FBGA-84
128 M x 16
400 ps
1.7 V
1.9 V
0 C
+ 95 C
AS4C128M16D2A-25
Tray
Marke: Alliance Memory
Land der Bestückung: Not Available
Land der Verbreitung: Not Available
Ursprungsland: TW
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 209
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 150 mA
Gewicht pro Stück: 2.191 g
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

CNHTS:
8542319090
USHTS:
8542320036
JPHTS:
854232021
MXHTS:
8542320201
ECCN:
EAR99

DDR2 SDRAM

Alliance Memory DDR2 SDRAM is designed to comply with DDR2 SDRAM key features. Features such as posted CAS# with additive latency, Write latency=Read latency -1, and On-Die Termination (ODT). All of the control and address inputs are synchronized with a pair of externally supplied differential clocks. Inputs are latched at the cross point of differential clocks (CK rising and CK# falling). All I/Os are synchronized with a pair of bidirectional strobes (DQS and DQS#) in a source synchronous fashion. The address bus is used to convey row, column, and bank address information in RAS #, CAS# multiplexing style.