AS4C1M16S-6TCN

Alliance Memory
913-AS4C1M16S-6TCN
AS4C1M16S-6TCN

Herst.:

Beschreibung:
DRAM SDRAM, 16Mb, 1M x 16, 3.3V, 50pin TSOP II, 166 Mhz, Commercial Temp - Tray

Lebenszyklus:
Neues Produkt:
Neu von diesem Hersteller.
ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Auf Lager: 345

Lagerbestand:
345 sofort lieferbar
Lieferzeit ab Hersteller:
12 Wochen Geschätzte Produktionszeit des Werks für Mengen, die größer als angezeigt sind.
Minimum: 1   Vielfache: 1
Stückpreis:
CHF -.--
Erw. Preis:
CHF -.--
Vorauss. Zolltarif:

Preis (CHF)

Menge Stückpreis
Erw. Preis
CHF 2.73 CHF 2.73
CHF 2.55 CHF 25.50
CHF 2.48 CHF 62.00
CHF 2.42 CHF 121.00
CHF 2.40 CHF 280.80
CHF 2.31 CHF 540.54
CHF 2.16 CHF 1 263.60
CHF 2.11 CHF 2 221.83
CHF 2.00 CHF 5 148.00

Produktattribut Attributwert Attribut auswählen
Alliance Memory
Produktkategorie: DRAM
RoHS:  
SDRAM
16 Mbit
16 bit
166 MHz
TSOP-II-50
1 M x 16
5.4 ns
3 V
3.6 V
0 C
+ 70 C
Tray
Marke: Alliance Memory
Land der Bestückung: Not Available
Land der Verbreitung: Not Available
Ursprungsland: TW
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 117
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 80 mA
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

CNHTS:
8542329000
USHTS:
8542320002
JPHTS:
854232021
MXHTS:
8542320201
ECCN:
EAR99

AS4C SDRAM

Alliance Memory AS4C SDRAM is high-speed CMOS synchronous DRAM containing 64Mbits, 128Mbits, or 256Mbits. They are internally configured as 4 banks of 1M, 2M, or 4M word x 16 DRAM with a synchronous interface (all signals are registered on the positive edge of the clock signal, CLK). Read and write accesses to the SDRAM are burst oriented, accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command, which is then followed by a Read or Write command.