AS4C1M16S-7TCNTR

Alliance Memory
913-AS4C1M16S-7TCNTR
AS4C1M16S-7TCNTR

Herst.:

Beschreibung:
DRAM 16Mb, 3.3V, 143Mhz 1M x 16 SDRAM

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Verfügbarkeit

Lagerbestand:
Nicht auf Lager
Lieferzeit ab Hersteller:
12 Wochen Geschätzte Produktionszeit des Werks.
Minimum: 1   Vielfache: 1
Stückpreis:
CHF -.--
Erw. Preis:
CHF -.--
Vorauss. Zolltarif:
Gehäuse:
Ganzes Reel (Sie bestellen ein Vielfaches von 1000)

Preis (CHF)

Menge Stückpreis
Erw. Preis
Gurtabschnitt / MouseReel™
CHF 2.24 CHF 2.24
CHF 2.10 CHF 21.00
CHF 2.03 CHF 50.75
CHF 1.99 CHF 99.50
CHF 1.94 CHF 194.00
CHF 1.88 CHF 470.00
CHF 1.86 CHF 930.00
Ganzes Reel (Sie bestellen ein Vielfaches von 1000)
CHF 1.75 CHF 1 750.00
CHF 1.71 CHF 3 420.00
† Für die MouseReel™ wird Ihrem Warenkorb automatisch eine Gebühr von CHF 7.00 hinzugefügt. MouseReel™ Bestellungen sind weder stornierbar, noch können sie zurückgegeben werden.

Produktattribut Attributwert Attribut auswählen
Alliance Memory
Produktkategorie: DRAM
RoHS:  
SDRAM
16 Mbit
16 bit
143 MHz
TSOP-II-50
1 M x 16
5.4 ns
3 V
3.6 V
0 C
+ 70 C
AS4C1M16S-7
Reel
Cut Tape
MouseReel
Marke: Alliance Memory
Land der Bestückung: Not Available
Land der Verbreitung: Not Available
Ursprungsland: TW
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 1000
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 70 mA
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

CNHTS:
8542319090
USHTS:
8542320002
JPHTS:
854232021
KRHTS:
8542321010
MXHTS:
8542320201
ECCN:
EAR99

AS4C SDRAM

Alliance Memory AS4C SDRAM is high-speed CMOS synchronous DRAM containing 64Mbits, 128Mbits, or 256Mbits. They are internally configured as 4 banks of 1M, 2M, or 4M word x 16 DRAM with a synchronous interface (all signals are registered on the positive edge of the clock signal, CLK). Read and write accesses to the SDRAM are burst oriented, accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command, which is then followed by a Read or Write command.