AS4C32M16D1-5BAN

Alliance Memory
913-AS4C32M16D1-5BAN
AS4C32M16D1-5BAN

Herst.:

Beschreibung:
DRAM DDR1, 512Mb, 32M X 16, 2.5V, 60-ball BGA, 200 MHz, Automotive Temp - Tray

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Auf Lager: 101

Lagerbestand:
101 sofort lieferbar
Lieferzeit ab Hersteller:
16 Wochen Geschätzte Produktionszeit des Werks für Mengen, die größer als angezeigt sind.
Minimum: 1   Vielfache: 1
Stückpreis:
CHF -.--
Erw. Preis:
CHF -.--
Vorauss. Zolltarif:

Preis (CHF)

Menge Stückpreis
Erw. Preis
CHF 7.48 CHF 7.48
CHF 6.95 CHF 69.50
CHF 6.74 CHF 168.50
CHF 6.58 CHF 329.00
CHF 6.42 CHF 642.00
CHF 6.08 CHF 1 459.20
CHF 6.00 CHF 2 880.00
CHF 5.93 CHF 7 116.00
2 640 Kostenvoranschlag

Produktattribut Attributwert Attribut auswählen
Alliance Memory
Produktkategorie: DRAM
RoHS:  
SDRAM - DDR
512 Mbit
16 bit
200 MHz
FBGA-60
32 M x 16
700 ps
2.3 V
2.7 V
- 40 C
+ 105 C
AS4C32M16D1
Tray
Marke: Alliance Memory
Land der Bestückung: Not Available
Land der Verbreitung: Not Available
Ursprungsland: TW
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 240
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 108 mA
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

USHTS:
8542320028
ECCN:
EAR99

DDR1 Synchronous DRAM

Alliance Memory DDR1 Synchronous DRAM is a high-speed CMOS double data rate synchronous DRAM. It is internally configured with a synchronous interface (all signals are registered on the positive edge of the clock signal, CK). Data outputs occur at both rising edges of CK and CK. Read and write accesses to the SDRAM are burst oriented. The Accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command which is then followed by a Read or Write command.