AS4C4M16SA-6TINTR

Alliance Memory
913-4C4M16SA-6TINTR
AS4C4M16SA-6TINTR

Herst.:

Beschreibung:
DRAM SDR, 64Mb, 4M x 16, 3.3V, 54pin TSOP II, 166 Mhz, industrial temp(.63) Tape and Reel, A Die

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Auf Lager: 269

Lagerbestand:
269 sofort lieferbar
Lieferzeit ab Hersteller:
8 Wochen Geschätzte Produktionszeit des Werks für Mengen, die größer als angezeigt sind.
Minimum: 1   Vielfache: 1
Stückpreis:
CHF -.--
Erw. Preis:
CHF -.--
Vorauss. Zolltarif:
Gehäuse:
Ganzes Reel (Sie bestellen ein Vielfaches von 1000)

Preis (CHF)

Menge Stückpreis
Erw. Preis
Gurtabschnitt / MouseReel™
CHF 2.92 CHF 2.92
CHF 2.72 CHF 27.20
CHF 2.64 CHF 66.00
CHF 2.58 CHF 129.00
CHF 2.52 CHF 252.00
CHF 2.44 CHF 610.00
CHF 2.38 CHF 1 190.00
Ganzes Reel (Sie bestellen ein Vielfaches von 1000)
CHF 2.26 CHF 2 260.00
CHF 2.21 CHF 4 420.00
† Für die MouseReel™ wird Ihrem Warenkorb automatisch eine Gebühr von CHF 7.00 hinzugefügt. MouseReel™ Bestellungen sind weder stornierbar, noch können sie zurückgegeben werden.

Produktattribut Attributwert Attribut auswählen
Alliance Memory
Produktkategorie: DRAM
RoHS:  
SDRAM
64 Mbit
16 bit
166 MHz
TSOP-II-54
4 M x 16
5.4 ns
3 V
3.6 V
- 40 C
+ 85 C
AS4C4M16SA
Reel
Cut Tape
MouseReel
Marke: Alliance Memory
Land der Bestückung: Not Available
Land der Verbreitung: Not Available
Ursprungsland: TW
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 1000
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 50 mA
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

CNHTS:
8542329000
USHTS:
8542320002
JPHTS:
854232021
MXHTS:
8542320201
ECCN:
EAR99

AS4C SDRAM

Alliance Memory AS4C SDRAM is high-speed CMOS synchronous DRAM containing 64Mbits, 128Mbits, or 256Mbits. They are internally configured as 4 banks of 1M, 2M, or 4M word x 16 DRAM with a synchronous interface (all signals are registered on the positive edge of the clock signal, CLK). Read and write accesses to the SDRAM are burst oriented, accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command, which is then followed by a Read or Write command.