AS4C512M16D3LB-12BCNTR

Alliance Memory
913-4C51216D3LB12BCT
AS4C512M16D3LB-12BCNTR

Herst.:

Beschreibung:
DRAM DDR3L, 8G, 512M X 16, 1.35V, 96-BALL FBGA, 800MHZ COMMERCIAL TEMP, T&R, B Die (MT41K512M16HA-125:A)

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Verfügbarkeit

Lagerbestand:
Nicht auf Lager
Lieferzeit ab Hersteller:
16 Wochen Geschätzte Produktionszeit des Werks.
Minimum: 2000   Vielfache: 2000
Stückpreis:
CHF -.--
Erw. Preis:
CHF -.--
Vorauss. Zolltarif:
Dieses Produkt wird KOSTENLOS versandt

Preis (CHF)

Menge Stückpreis
Erw. Preis
Ganzes Reel (Sie bestellen ein Vielfaches von 2000)
CHF 25.78 CHF 51 560.00

Alternativverpackung

Herst. Teilenr.:
Verpackung:
Tray
Verfügbarkeit:
Auf Lager
Preis:
CHF 37.91
Min:
1

Produktattribut Attributwert Attribut auswählen
Alliance Memory
Produktkategorie: DRAM
RoHS:  
SDRAM - DDR3L
8 Gbit
16 bit
800 MHz
FBGA-96
512 M x 16
20 ns
1.283 V
1.45 V
0 C
+ 95 C
AS4C512M16D3LB-12
Reel
Marke: Alliance Memory
Land der Bestückung: Not Available
Land der Verbreitung: Not Available
Ursprungsland: TW
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 2000
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 122 mA
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

USHTS:
8542320036
ECCN:
EAR99

DDR3 Synchronous DRAM

Alliance Memory DDR3 Synchronous DRAM (SDRAM) achieves high-speed double-data-rate transfer rates of up to 1600Mb/sec/pin for general applications. The chip is designed to comply with all key DDR3 DRAM key features, and all of the control and address inputs are synchronized with a pair of externally supplied differential clocks. Inputs are latched at the cross point of differential clocks (CK rising and CK# falling). All I/Os are synchronized with differential DQS pairs in a source synchronous fashion. These Alliance Memory devices operate with a single 1.5V ± 0.075V power supply and are available in BGA packages.

DDR3L SDRAM

Alliance Memory DDR3L SDRAM uses a double data rate architecture to achieve high-speed operation. The double data rate architecture is an 8n-prefetch architecture with an interface that transfers two data words per clock cycle at the I/O pins. A single read or write operation for the DDR3 SDRAM effectively consists of a single 8n-bit-wide, four-clock-cycle data transfer at the internal DRAM core and eight corresponding n-bit-wide, one-half-clock-cycle data transfers at the I/O pins. Alliance Memory DDR3L SDRAM is available in various package sizes.