AS4C8M32S-7TCN

Alliance Memory
913-AS4C8M32S-7TCN
AS4C8M32S-7TCN

Herst.:

Beschreibung:
DRAM SDRAM, 256Mb, 8M X 32, 3.3V, 86 Pin TSOP II, 166 MHz, Commercial Temp - Tray

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Verfügbarkeit

Lagerbestand:
0

Sie können dieses Produkt immer noch nachbestellen.

Lieferzeit ab Hersteller:
20 Wochen Geschätzte Produktionszeit des Werks.
Minimum: 1   Vielfache: 1
Stückpreis:
CHF -.--
Erw. Preis:
CHF -.--
Vorauss. Zolltarif:

Preis (CHF)

Menge Stückpreis
Erw. Preis
CHF 7.80 CHF 7.80
CHF 7.26 CHF 72.60
CHF 7.04 CHF 176.00
CHF 6.87 CHF 343.50
CHF 6.66 CHF 719.28
CHF 6.42 CHF 1 386.72
CHF 6.22 CHF 3 358.80
CHF 5.99 CHF 6 469.20
2 160 Kostenvoranschlag

Produktattribut Attributwert Attribut auswählen
Alliance Memory
Produktkategorie: DRAM
RoHS:  
SDRAM
256 Mbit
32 bit
143 MHz
TSOP-II-86
8 M x 32
5 ns
3 V
3.6 V
0 C
+ 70 C
AS4C8M32S
Tray
Marke: Alliance Memory
Land der Bestückung: Not Available
Land der Verbreitung: Not Available
Ursprungsland: TW
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 108
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 100 mA
Gewicht pro Stück: 4.178 g
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

CNHTS:
8542319090
USHTS:
8542320024
JPHTS:
854232021
MXHTS:
8542320201
ECCN:
EAR99

AS4C SDRAM

Alliance Memory AS4C SDRAM is high-speed CMOS synchronous DRAM containing 64Mbits, 128Mbits, or 256Mbits. They are internally configured as 4 banks of 1M, 2M, or 4M word x 16 DRAM with a synchronous interface (all signals are registered on the positive edge of the clock signal, CLK). Read and write accesses to the SDRAM are burst oriented, accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command, which is then followed by a Read or Write command.