IS46DR16320C-3DBLA1

ISSI
870-46DR16320C3DBLA1
IS46DR16320C-3DBLA1

Herst.:

Beschreibung:
DRAM 512Mb, 1.8V, 333MHz 32Mx16 DDR2 SDRAM

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Auf Lager: 147

Lagerbestand:
147 sofort lieferbar
Lieferzeit ab Hersteller:
16 Wochen Geschätzte Produktionszeit des Werks für Mengen, die größer als angezeigt sind.
Bestellmengen größer als 147 können einer Mindestbestellmenge unterliegen.
Minimum: 1   Vielfache: 1   Maximal: 200
Stückpreis:
CHF -.--
Erw. Preis:
CHF -.--
Vorauss. Zolltarif:

Preis (CHF)

Menge Stückpreis
Erw. Preis
CHF 9.15 CHF 9.15
CHF 8.51 CHF 85.10
CHF 8.24 CHF 206.00
CHF 8.02 CHF 401.00
CHF 7.83 CHF 783.00

Alternativverpackung

Herst. Teilenr.:
Verpackung:
Reel, Cut Tape, MouseReel
Verfügbarkeit:
Auf Lager
Preis:
CHF 9.21
Min:
1

Produktattribut Attributwert Attribut auswählen
ISSI
Produktkategorie: DRAM
RoHS:  
SDRAM - DDR2
512 Mbit
16 bit
333 MHz
BGA-84
32 M x 16
450 ps
1.7 V
1.9 V
- 40 C
+ 95 C
IS46DR16320C
Tray
Marke: ISSI
Land der Bestückung: Not Available
Land der Verbreitung: Not Available
Ursprungsland: TW
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 209
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 120 mA
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

Für diese Funktionalität ist die Aktivierung von JavaScript erforderlich.

CNHTS:
8542319090
USHTS:
8542320028
JPHTS:
854232021
MXHTS:
8542320201
ECCN:
EAR99

DDR2 SDRAM

ISSI DDR2 SDRAM uses a double-data-rate architecture to achieve high-speed operation. The double-data-rate architecture is essentially a 4n-prefetch architecture, with an interface designed to transfer two data words per clock cycle at the I/O balls. ISSI DDR2 SDRAM has on-die termination (ODT) and programmable burst lengths of 4 or 8. The on-chip DLL aligns DQ and DQs transitions with CK transitions.