LMK61PD0A2-SIAR

Texas Instruments
595-LMK61PD0A2-SIAR
LMK61PD0A2-SIAR

Herst.:

Beschreibung:
Taktgeneratoren u. Unterstützungsprodukte +/-50 ppm ultra-low jitter pin selecta A A 595-LMK61PD0A2-SIAT

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Verfügbarkeit

Lagerbestand:
Nicht auf Lager
Lieferzeit ab Hersteller:
6 Wochen Geschätzte Produktionszeit des Werks.
Minimum: 2500   Vielfache: 2500
Stückpreis:
CHF -.--
Erw. Preis:
CHF -.--
Vorauss. Zolltarif:
Dieses Produkt wird KOSTENLOS versandt

Preis (CHF)

Menge Stückpreis
Erw. Preis
Ganzes Reel (Sie bestellen ein Vielfaches von 2500)
CHF 9.18 CHF 22 950.00

Alternativverpackung

Herst. Teilenr.:
Verpackung:
Reel, Cut Tape, MouseReel
Verfügbarkeit:
Auf Lager
Preis:
CHF 14.73
Min:
1

Ähnliches Produkt

Texas Instruments LMK61PD0A2-SIAT
Texas Instruments
Taktgeneratoren u. Unterstützungsprodukte +/-50 ppm ultra-low jitter pin selecta A A 595-LMK61PD0A2-SIAR

Produktattribut Attributwert Attribut auswählen
Texas Instruments
Produktkategorie: Taktgeneratoren u. Unterstützungsprodukte
RoHS:  
LMK61PD0A2
Reel
Marke: Texas Instruments
Land der Bestückung: Not Available
Land der Verbreitung: Not Available
Ursprungsland: Not Available
Feuchtigkeitsempfindlich: Yes
Produkt-Typ: Clock Generators
Verpackung ab Werk: 2500
Unterkategorie: Clock & Timer ICs
Handelsname: PLLatinum
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

Für diese Funktionalität ist die Aktivierung von JavaScript erforderlich.

USHTS:
8542310030
ECCN:
EAR99

LMK61PD0A2 Differentialoszillatoren mit geringem Jitter

Texas Instruments LMK61PD0A2 Differentialoszillatoren mit extrem geringem Jitter sind Pin-wählbare PLLatinum™-Oszillatoren, die gängige Referenztakte erzeugen. Dieser Baustein ist werksseitig zur Unterstützung von sieben einzigartigen Referenztaktfrequenzen vorprogrammiert, die durch ein Pin-Strapping der einzelnen FS [1:0] zu VDD, GND oder NC (kein Anschluss) ausgewählt werden können. Das Ausgangsformat kann durch ein Pin-Strapping von OS zu VDD, GND oder NC zwischen LVPECL, LVDS oder HCSL ausgewählt werden. Ein interne Leistungsregelung bietet eine ausgezeichnete Versorgungsspannungs-Welligkeitsunterdrückung (PSRR). Dadurch werden die Kosten und die Komplexität des Stromversorgungsnetzes reduziert. Das Bauteil arbeitet mit einer einzigen 3,3 V-Versorgung ±5 %.