A3T8GF33BBF-GML

Zentel Japan
155-A3T8GF33BBF-GML
A3T8GF33BBF-GML

Herst.:

Beschreibung:
DRAM DDR3L 8Gb, 1024Mx8 (1CS, 1ZQ), 1600 at CL11, 1.35V, FBGA-78

Datenblatt:
ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.
Mehr über
Weitere Informationen zu Zentel Japan A3T8GF33BBF-GML

Auf Lager: 128

Lagerbestand:
128 sofort lieferbar
Lieferzeit ab Hersteller:
24 Wochen Geschätzte Produktionszeit des Werks für Mengen, die größer als angezeigt sind.
Bestellmengen größer als 128 können einer Mindestbestellmenge unterliegen.
Minimum: 1   Vielfache: 1
Stückpreis:
CHF -.--
Erw. Preis:
CHF -.--
Vorauss. Zolltarif:

Preis (CHF)

Menge Stückpreis
Erw. Preis
CHF 21.94 CHF 21.94
CHF 20.33 CHF 203.30
CHF 19.69 CHF 492.25
CHF 19.21 CHF 960.50
CHF 18.73 CHF 1 873.00
CHF 18.11 CHF 4 527.50
CHF 17.29 CHF 8 645.00
1 000 Kostenvoranschlag

Produktattribut Attributwert Attribut auswählen
Zentel Japan
Produktkategorie: DRAM
RoHS:  
SDRAM - DDR3L
8 Gbit
8 bit
800 MHz
FPGA-78
1 G x 8
20 ns
1.283 V
1.45 V
0 C
+ 95 C
DDR3L
Tray
Marke: Zentel Japan
Land der Bestückung: Not Available
Land der Verbreitung: Not Available
Ursprungsland: TW
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 2200
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 100 mA
Handelsname: Zentel Japan
Gewicht pro Stück: 179 mg
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

Datenblatt

CNHTS:
8542329010
USHTS:
8542320036
ECCN:
EAR99

DDR3 SDRAM

Zentel DDR3 SDRAM features a high-speed data transfer that is realized by the 8 bits prefetch pipelined architecture. The SDRAM has a double-data-rate architecture with two data transfers per clock cycle. They have a bi-directional differential data strobe (DQS and /DQS) and are transmitted/received with data for capturing data at the receiver. DQS is edge-aligned with data for READs; center-aligned with data for WRITEs. The differential clock inputs (CK and /CK) DLL aligns DQ and DQS transitions with CK transitions.

EMPFOHLENE PRODUKTE
ZENTEL JAPAN

Supplier Image
Alle neuen Produkte von Zentel Japan anzeigen

Ein unerwarteter Fehler ist aufgetreten.


Haben Sie eine Frage? Bitte besuchen Sie das Hilfecenter.
Bei Fragen zu einer bestimmten Bestellung melden Sie sich bitte bei Ihrem Konto an.

Sollten Sie weitere Probleme haben, kontaktieren Sie uns bitte unter 800-346-6873 oder senden Sie eine E-Mail an help@mouser.com.